電子設計中離不開的EMC、EMI、ESD

EMC包括兩個方麵的要求：一（yī）方麵是指設備在正常運行過程中對所在環境產生的電磁幹擾不能超過一定的限（xiàn）值;另一方麵是指器具對所在環境中存在的電磁幹擾具有一（yī）定（dìng）程度的抗擾度，即電磁（cí）敏（mǐn）感性。所謂（wèi）電磁幹擾是指任何能使（shǐ）設（shè）備或係統性能降級的電磁現象。而所謂電磁幹擾是指因電（diàn）磁幹（gàn）擾而引起的設備或係統的性能下降。

EMC包括EMI(電磁幹擾（rǎo）)及EMS(電磁耐受性)兩部份，所謂EMI電磁幹擾，乃為機器本身在執行應有功能的過程中所產生不利於其它係統的電（diàn）磁噪聲;而EMS乃指機器在執行應有功能的過程中不受周圍電磁環境影響的能力。

在電子產品的設計中，為獲得（dé）良（liáng）好的EMC性能和成（chéng）本比，對產品進行EMC設（shè）計是重要（yào）的;電子產品（pǐn）的EMC性能是設計賦予的。測試僅僅是將電（diàn）子產品固有的EMC性能用某種定量的方法表征出來。對於EMC設計來講：

首先，應（yīng）在研發前期考慮EMC設計

如果產品設計前期不考慮EMC問題，僅寄希望於測試階段（duàn）解決(表現為通過整改來（lái）解決設計成型產品的EMC問題，這樣大量的（de）人力和物力都投入在後期的測試/驗證、整改（gǎi）階段)。那麽，即使產品整改成功，大多情況下（xià）還（hái）是（shì）會由於整改涉及電路原理（lǐ）、PCB設計、結構模具的（de）變更，導致研發費用大大增加，周期大大延長。隻有在前期產品設計過程中考慮與預測（cè）EMC問題，把EMC變成一種可控的設計技術，並行和同步（bù）於（yú）產品功能設計的過程，才能一次性地把產（chǎn）品設計好。

其次，應該係統（tǒng）化的進行EMC設計（jì）

通過（guò）設計提高電子（zǐ）產品的EMC性能，不是企業內EMC專家一個人所賦予的，因為EMC不可能脫離產品硬件、結構等實物而存（cún）在。因此，要使設計的電子產品一次取得良好的EMC性能，就需要提高產品設計工（gōng）程師（shī）的EMC經驗與意識問題。

如硬件工（gōng）程師（shī），除了原先必須（xū）掌握的電路設計知識外，還應該掌握EMI和（hé）EMS抗幹擾設計的基本知識;PCB設計工程師需要掌握相應的器件布局、層疊設計、高速布線方（fāng）麵的EMC設計知識;結構工程師也需要了解產品結構的屏蔽等方（fāng）麵（miàn）的（de）設計知識。因為這些共同參與產品設計的工程師，要去實現FMC專家在產品設計（jì）過程中所提出的意見，就要理解、領會EMC專家所提出（chū）的建議的奧秘，並與各自領域的設計特點相結合，將所有EMC問題的萌（méng）芽消滅在產品設計階段。隻有所有參與產品設計的開發人員（yuán）共（gòng）同提高EMC素質，才能設計出（chū）具有高性能（néng）EMC的電子產品。

一般電子產品設計時不考慮EMC問題，就會導（dǎo）致EMC測試失敗，以致（zhì）不能通（tōng）過相（xiàng）關法規的（de）認證。

隨著電氣電子技術的發展，家用電（diàn）器產品日益普及和（hé）電子（zǐ）化，廣播電視、郵電通訊和計算機及其網絡的日（rì）益發達，電磁環境日益複雜和惡化，使我們逐漸關注設備的工作環境（jìng），日益關注（zhù）電磁環境對電子設備的影響，電氣電子產品的電（diàn）磁幹擾(EMI)和電磁兼容（róng）性(EMC)的（de）問題越來越受到工程師和生產企業的重視。

在ESD防護中，大體可以分為兩（liǎng）大類：

1、傳導性ESD防護

對靜電電流在（zài）電路中防護主要使用一些保護器件，在敏感器件前端構成保護電路（lù），引導或耗散電（diàn）流。此類保護器件有：陶瓷電容（róng），壓敏電阻，TVS管等。

2、輻射性ESD防護

對於靜電（diàn）產生的場（chǎng）對敏感電路產（chǎn）生影響，防護方法主要是盡量減少場的產生和能量，通過結構的改善增加防護能力（lì），對敏感線（xiàn）路實施保護。對場的保護通常比較困難，在改良實踐中探索出了一種叫做等位體的（de）方法。通過有效地架接，是殼體形成電位相同體，抑製放電。事實證（zhèng）明此種方式有效，易於實施。

防護靜電的一般方法有許多，包括減（jiǎn）少靜電的積累;使產品絕緣，防止靜電發生;對敏感線路提供支路分流靜電電流;對放電區域的電路進行屏蔽;減少環路麵積以保護電（diàn）路免受（shòu）靜電放電（diàn）產生的磁（cí）場的影響。有針對直接放電的，也有針對關聯場的耦合。