關於靜電放電保護

先來談靜（jìng）電放電(ESD: Electrostatic Discharge)是什麽？這應（yīng）該是造成所有電子元器件或集成電路係（xì）統過度電應力破壞的主要元凶。因為靜電通常（cháng）瞬間電壓非常（cháng）高(>幾千伏)，所以這種損（sǔn）傷是毀滅性和永（）久性的，會造成電路直接燒毀。所以預防靜（jìng）電損傷是（shì）所（suǒ）有IC設計（jì）和製造的頭號難題。

靜電，通常都是人為產生的，如生產、組裝、測試（shì）、存放、搬運等過程中都有可能使得靜電累積在人體、儀器或（huò）設（shè）備中，甚至元器件本身也會累（lèi）積靜電（diàn），當人們在不（bú）知情的情況下使這些帶電的物體接觸就會形成放電（diàn）路徑，瞬間使得電子（zǐ）元件（jiàn）或係統遭到靜電放電的損壞(這就是為什麽以前修電腦都必須要配戴靜電環托在工作桌（zhuō）上，防止人體的（de）靜電損傷（shāng）芯片)，如同雲層中儲存的電荷瞬間擊穿雲層產生（shēng）劇烈的閃電，會把大地劈開（kāi）一樣，而（ér）且通常（cháng）都是在雨天來臨之際，因為空氣濕度大（dà）易形成導電通到。

那麽，如何防止靜電放電損傷呢？首先當然改變壞境（jìng）從（cóng）源頭減少靜電（diàn）(比如減少摩（mó）擦、少穿羊毛類毛衣、控製空氣（qì）溫濕度等)，當然這不是我們今天討論的重點。

我們今（jīn）天要討論的時候如何在電（diàn）路裏麵涉及保護電路，當外界有靜電的時候我（wǒ）們的電（diàn）子元器件或係統能夠自我保護（hù）避免被靜電損壞(其實就是（shì）安裝（zhuāng）一個避雷針)。這也是很多（duō）IC設計和製造業者的頭號難（nán）題，很多公司有（yǒu）專門設計ESD的（de）團隊，今天我就和大家從最基本的理論講起逐步（bù）講解ESD保護的原理及注意點，你會發現前麵講的（de）PN結/二極管、三極管、MOS管、snap-back全都用上了。。。

以前的專題講解PN結（jié）二極管理（lǐ）論的時候，就講（jiǎng）過二極管有（yǒu）一個特性：正向導通反（fǎn）向截止，而且反偏電（diàn）壓繼續（xù）增加會發生雪崩擊（jī）穿而導通（tōng），我們稱之為鉗位二極管(Clamp)。這正是我們設計靜電保護所需要的理論基礎，我們就是利用這個反向截止特性（xìng）讓這個旁路在正常工作時處於斷開狀態，而外（wài）界有靜電的時候這個旁路二極管發生雪崩擊穿而形成旁（páng）路通路保護了內部電路或者柵（shān）極(是不是類似家裏（lǐ）水槽有個溢水口，防止水（shuǐ）龍頭忘（wàng）關了導致整個衛生間水（shuǐ）災)。

那（nà）麽問題來了，這個擊穿了這個保護電路是不是就徹（）底死了？難道是一次性的？答（dá）案當然不是。PN結的擊穿分兩種，分別是電擊穿和熱擊穿，電（diàn）擊穿指的（de）是雪崩（bēng）擊穿(低濃度)和齊納擊穿(高濃度（dù）)，而這個電擊穿主要是載流子碰撞電離產生（shēng）新的電子-空穴對（duì）(electron-hole)，所以它是可恢複的（de）。但是熱擊穿是不（bú）可恢複的，因為熱量聚集導致矽(Si)被熔融燒毀了。所以我們需要控製在導通（tōng）的瞬間控製電流，一般（bān）會在保護二極管再串聯（lián）一個高電阻，

另外，大家是不是可（kě）以舉一反三理解為（wéi）什（shí）麽ESD的區域是不能form Silicide的？還有給大家一個理（lǐ）論，ESD通常都是在芯片輸入端的Pad旁邊，不能在芯片裏麵，因為（wéi）我們總是（shì）希望（wàng）外界的靜電需要第一時間泄放掉吧，放在裏麵會有延遲的(關注我前麵解剖的那個（gè）芯片PAD旁邊都有二極管。甚（shèn）至有放兩級ESD的，達到雙重保護的目（mù）的。

在講ESD的原理和Process之前，我們先講下ESD的標準（zhǔn）以及測試方法，根據靜電的產生方（fāng）式以及對（duì）電（diàn）路（lù）的損傷模式不同通常分為四種測試方式：人體放電模式(HBM: Human-Body Model)、機器放電模式(Machine Model)、元（yuán）件充電模式(CDM: Charge-Device Model)、電場感應模式（shì）(FIM: Field-Induced Model)，但是業界通常使用前兩種模式來（lái）測試(HBM, MM)。

1、人體放（fàng）電模式(HBM)：當然就是人體摩擦（cā）產生了電荷（hé）突然碰到芯（xīn）片釋放的電荷導致芯片燒毀擊穿，秋天和別人觸碰經常觸電就是這個原因。業界對（duì）HBM的ESD標準也有（yǒu）跡可循(MIL-STD-883C method 3015.7，等效人體電容為100pF，等效人體電阻為1.5Kohm)，或者國際電子工業標準(EIA/JESD22-A114-A)也有規（guī）定，看你要follow哪一份了。如（rú）果是MIL-STD-883C method 3015.7，它（tā）規定小於（yú）<2kV的則為Class-1，在2kV~4kV的為class-2，4kV~16kV的為（wéi）class-3。

2、機（jī）器放電模式(MM)：當然就是機器（qì）(如robot)移動產生的靜電觸碰芯片時由pin腳釋放（fàng），次（cì）標準（zhǔn）為EIAJ-IC-121 method 20(或者標準EIA/JESD22-A115-A)，等效機器電阻為0 (因為金屬)，電容依舊為100pF。由於機器是金屬且電（diàn）阻為0，所以放電（diàn）時間很短，幾乎是ms或者（zhě）us之（zhī）間。但是更重要的問題是，由於等效（xiào）電阻為0，所以電流很大，所以即使是200V的MM放電也比2kV的HBM放電的危害大。而且機（jī）器（qì）本身由於有很（hěn）多導線互相會產生耦（ǒu）合作用，所以電流會（huì）隨時間變化而（ér）幹擾變化。

ESD的測試方法類似FAB裏（lǐ）麵的（de）GOI測試，指（）定pin之後先給他一個ESD電壓，持續一段（duàn）時間後，然後（hòu）再回來測試電性看（kàn）看是否損壞，沒問題再去加一個step的（de）ESD電壓再持續一段時間，再測電性，如（rú）此反複直至擊穿，此（cǐ）時的擊（jī）穿電壓為ESD擊穿的臨界電壓(ESD failure threshold Voltage)。通常我們都（dōu）是給（gěi）電路打三次電（diàn）壓(3 zaps)，為了降低測試周期，通常（cháng）起始電壓用標準電壓的70% ESD threshold，每個step可以根據需要（yào）自己調整（zhěng）50V或者100V。

另外，因為每個（gè）chip的pin腳很多，你是一個（gè）個pin測試還是組合pin測（cè）試，所以（yǐ）會分為幾種組合：I/O-pin測試(Input and Output pins)、pin-to-pin測試、Vdd-Vss測試(輸入端到輸出端)、Analog-pin。

1. I/O pins：就是分別對input-pin和output-pin做ESD測試，而且電荷（hé）有正負之分，所以有四種組合：input+正電荷、input+負電（diàn）荷、output+正電荷、output+負電（diàn）荷。測試input時候（hòu），則（zé）output和其（qí）他pin全（quán）部浮接(floating)，反之（zhī）亦然。

2. pin-to-pin測（cè）試: 靜電放電發生（shēng）在（zài）pin-to-pin之間形成回路，但是如果要每每兩個腳測試組合太多，因為任何的I/O給電壓之後如果（guǒ）要對整個電路產（chǎn）生影響一定是先經過VDD/Vss才能對整個電（diàn）路供電，所以改良版則用（yòng）某（mǒu）一I/O-pin加正或負的ESD電壓，其他所有I/O一起接地，但是輸入和輸出同時浮接(Floating)。

3、Vdd-Vss之間靜電（diàn）放電：隻需要把（bǎ）Vdd和Vss接起來，所有的I/O全部浮接(floating)，這樣給靜電（diàn）讓他穿（chuān）過Vdd與Vss之間（jiān）。

4、Analog-pin放電（diàn）測試：因為模擬（nǐ）電路很多差分（fèn）比對(Differential Pair)或者運算放大器(OP AMP)都（dōu）是有兩個輸入端的，防止一（yī）個損壞導致差（chà）分比對或運算失效，所以需要單獨做ESD測試，當然就是隻針對這（zhè）兩個pin，其（qí）他pin全部浮（fú）接(floating)。

好了，ESD的原（yuán）理（lǐ）和測試部分就（jiù）講到（dào）這裏了，下麵接著講Process和設計上的factor

隨著摩爾（ěr）定（dìng）律的進一步縮（suō）小，器（qì）件尺寸（cùn）越來越小，結深越來越淺，GOX越來越薄，所以靜（jìng）電擊穿越來越容易，而且在Advance製程裏麵（miàn），Silicide引入也（yě）會讓靜電擊穿變得（dé）更加尖銳，所以（yǐ）幾乎所有的芯片（piàn）設計都要克服靜電（diàn）擊穿問題。

靜電放電（diàn）保護可以從（cóng）FAB端的（de）Process解（jiě）決，也可以從IC設計端的Layout來設計（jì），所以你（nǐ）會看到Prcess有一個ESD的（de）option layer，或者Design rule裏麵有ESD的設計規則可供客戶選（xuǎn）擇等（děng）等。當然有些客戶也（yě）會自己根據SPICE model的電性通過layout來設計ESD。

1、製程上的ESD：要麽改變PN結，要麽改（gǎi）變PN結的負載電阻，而改變（biàn）PN結隻能靠ESD_IMP了，而改變與PN結的負（fù）載電阻，就是用non-silicide或者串聯電阻的方法了。

1) Source/Drain的ESD implant：因為我們的LDD結構在gate poly兩邊很容（róng）易形成兩個淺結，而這個淺結（jié）的尖角電場比較集中，而且（qiě）因為是淺（qiǎn）結，所以它與Gate比較近，所以受Gate的末端（duān）電場影響比較大，所以這樣的LDD尖角在耐ESD放電的能力是比較差的（de）(<1kV)，所以如果這（zhè）樣的Device用在I/O端口，很容造成ESD損傷。所以根據（jù）這個理論，我（wǒ）們需要一個單（dān）獨（dú）的器件沒有LDD，但是需要另（lìng）外一道（dào）ESD implant，打一個比較深的N+_S/D，這樣就可以讓那（nà）個尖角（jiǎo）變圓而且離表（biǎo）麵很遠，所以可以明（míng）顯提高ESD擊穿能力(>4kV)。但是這樣的話這個額外的MOS的Gate就必須很長防止穿（chuān）通(punchthrough)，而（ér）且因為器件不（bú）一樣了，所以需要單獨提（tí）取器件的SPICE Model。

2) 接觸孔(contact)的ESD implant：在LDD器件的N+漏極的孔下麵打一個P+的硼，而且深度要超（chāo）過N+漏極（jí）(drain)的深度，這樣（yàng）就（jiù）可以讓原來Drain的擊（jī）穿電壓降（jiàng）低(8V-->6V)，所以可以在LDD尖角發生擊穿之前（qián）先從（cóng）Drain擊穿導走從而保護Drain和Gate的擊穿。所以這樣的設計能夠（gòu）保持器件尺寸不變，且MOS結構沒有改變，故不需要重新提取SPICE model。當然這種智能用於non-silicide製程，否則contact你也打不進去implant。

3) SAB (SAlicide Block)：一般我們為（wéi）了降低MOS的互連電容，我們會使用silicide/SAlicide製程，但是這樣器件如果工作在輸出端，我們的器件（jiàn）負載電阻變低，外界ESD電壓將會全部（bù）加載在LDD和Gate結構之間很容易擊穿損傷，所以在輸出級的MOS的Silicide/Salicide我們通常會用SAB(SAlicide Block)光罩擋住RPO，不（bú）要形成silicide，增（zēng）加一個photo layer成本增加，但是ESD電壓可以（yǐ）從1kV提高到4kV。

4)串聯電阻法：這種方法不用增加光罩，應該是最省錢的了，原理有點類似第三種(SAB)增加電阻法，我（wǒ）就故意給他串（chuàn）聯一個電阻(比如Rs_NW，或者HiR，等)，這樣也達（dá）到了SAB的方法（fǎ）。

2、設計上的ESD：這就完（）全靠設（shè）計者的（de）功夫了，有些公司在設計（jì）規則就已（yǐ）經（jīng）提供給客戶solution了，客戶隻要照著畫就行了，有些沒有的則隻能靠客戶自己的designer了，很多設計規則都是寫著這個隻是guideline/reference，不是guarantee的（de）。一般都是把Gate/Source/Bulk短接在一起（qǐ），把Drain結在I/O端承（chéng）受ESD的浪湧(surge)電壓（yā），NMOS稱之為GGNMOS (Gate-Grounded NMOS)，PMOS稱之為GDPMOS (Gate-to-Drain PMOS)。

以NMOS為例，原理都（dōu）是Gate關閉狀態，Source/Bulk的PN結本來是短接（jiē）0偏的，當I/O端有大電壓時，則Drain/Bulk PN結雪崩擊（jī）穿，瞬間bulk有大（dà）電流與襯底電阻形成壓（yā）差導致Bulk/Source的PN正（zhèng）偏，所以這個MOS的寄生（shēng）橫向NPN管進入放大區(發射結正偏,集電結反（fǎn）偏)，所以呈現Snap-Back特性（xìng），起到保護作用。PMOS同理推導。

這個原理看起來簡單，但是設計（jì）的精髓(know-how)是（shì）什麽？怎（zěn）麽觸發BJT？怎（zěn）麽維持Snap-back？怎麽撐到（dào）HBM>2KV or 4KV？

如何觸發？必須有足夠（gòu）大的襯底電流，所以（yǐ）後來發展到了（le）現在普遍采用的多指交叉並聯結構(multi-finger)。但是（shì）這種結構主要技術問（wèn）題是基區寬（kuān）度增加，放大係數（shù）減小，所（suǒ）以Snap-back不容（róng）易開啟（qǐ）。而且（qiě）隨著（zhe）finger數量增多，會導致每個finger之間的均勻開啟變得很（hěn）困難（nán），這也是ESD設計的瓶（píng）頸所在。

如果（guǒ）要改變這種問題，大概有兩種做法(因為triger的是電壓，改善電壓要麽是電阻要麽是電流)：1、利用SAB(SAlicide-Block)在I/O的Drain上形成一個高阻的（de）non-Silicide區域，使得漏極方塊電阻（zǔ）增大，而使（shǐ）得ESD電流分布更均勻，從而提高泄放能（néng）力；2、增加一道P-ESD (Inner-Pickup imp，類似上麵的接觸孔P+ ESD imp)，在（zài）N+Drain下麵打一個P+，降低（dī）Drain的（de）雪崩擊穿電壓，更（gèng）早（zǎo）有（yǒu）比較多的雪崩擊穿電流(詳見文獻（xiàn）論文: Inner Pickup on ESD of multi-finger NMOS.pdf)。

對於Snap-back的ESD有兩個小小的常（cháng）識要跟大家分享一（yī）下（xià）：

1)NMOS我們通常都能（néng）看到比較好的Snap-back特性，但是實（shí）際上PMOS很難有snap-back特性（xìng），而且PMOS耐ESD的特性普遍比NMOS好，這個道理同（tóng）HCI效應，主要（yào）是因為NMOS擊穿時候產生的（de）是電子，遷移率很大，所以Isub很大容易使得Bulk/Source正向導通，但是PMOS就難咯（gē）。

2) Trigger電壓（yā）/Hold電壓: Trigger電（diàn）壓當然（rán）就是之前將的snap-back的第一個拐點(Knee-point)，寄生BJT的擊穿電（diàn）壓，而且要介於BVCEO與BVCBO之間。而Hold電壓就是要維持Snap-back持續ON，但是又不能進入柵鎖(Latch-up)狀態，否則就進入（rù）二次擊穿(熱擊穿（chuān）)而損（sǔn）壞了。還有個概（gài）念（niàn）就是二次擊（jī）穿電流，就是進入Latch-up之後I^2*R熱量驟增（zēng）導致矽融化了，而這個就是要限流（liú），可以通過控製W/L，或者增加一個限流高阻，最簡（）單最常（）用的方法是拉大Drain的（de）距離/拉大SAB的距離(ESD rule的普遍（biàn）做法)。

3、柵極耦合(Gate-Couple) ESD技術：我們剛（gāng）剛講過，Multi-finger的ESD設（shè）計的瓶頸是開啟的均勻性，假設有10隻finger，而在ESD 放電發生時，這10 支finger 並不一定會同時導通（tōng）(一般是因Breakdown 而（ér）導通)，常（cháng）見到隻有2-3 支finger會先導通，這是因布局上無法使每finger的相對位置及拉線方向（xiàng）完（）全相同所致，這2~3 支finger 一導通，ESD電流便集中流向這2~3支的finger，而其它的finger 仍（réng）是保持關閉的，所以其ESD 防護能力等效於隻有2~3 支finger的防護能力，而非10 支finger 的防護能力。

這也就是（shì）為何組件尺寸已經做得很大，但ESD 防護能力並未如預期般地上升的主要原因，增打（dǎ）麵積未能預（yù）期帶來ESD增（zēng）強（qiáng），怎（zěn）麽辦？其實很簡（jiǎn）單，就是要降低Vt1(Trigger電壓（yā）)，我（wǒ）們通過柵極（jí）增加電壓的方式，讓襯（chèn）底先開啟代替擊穿而提前導通產生襯底電流，這時候就能夠（gòu）讓其他（tā）finger也（yě）一起開啟（qǐ）進（jìn）入導通狀態，讓每（měi）個finger都來承受（shòu）ESD電流，真正發（fā）揮大麵積的ESD作（zuò）用。

但是這種GCNMOS的ESD設計有個缺點是溝道開啟了（le）產生了電流容易造成（chéng）柵氧（yǎng）擊穿（chuān），所以他（tā）不（bú）見的是一種很好的ESD設計方案，而且有（yǒu）源區越小則柵壓的影響越大，而有源區越大則snap-back越難開啟，所以很難把握。

4、還（hái）有一種複雜的ESD保護電路: 可控矽晶閘管(SCR: Silicon Controlled Rectifier)，它就是我們之前講過的（de）CMOS寄生的PNPN結構觸發產生Snap-Back並且Latch-up，通過（guò）ON/OFF實現對電（diàn）路的（de）保護，大家可以回顧一下，隻（zhī）要把上一（yī）篇裏（lǐ）麵那些抑製LATCH-up的（de）factor想法讓其（qí）發生就可以了，不過隻能適用於（yú）Layout，不能適用於Process，否則Latch-up又要fail了。